導言：作為寫作愛好者，不可錯過為您精心挑選的10篇低功耗設計論文，它們將為您的寫作提供全新的視角，我們衷心期待您的閱讀，并希望這些內容能為您提供靈感和參考。

篇1

集成電路發展的見證者

時至今日,由IEEE(國際電氣電子工程師協會)舉辦的ISSCC已經走過了57個年頭。集成電路歷史上一些里程碑式的創新大都會在ISSCC上首次公布:從1962年仙童公司的TTL(晶體管-晶體管邏輯)電路開辟了數字電路的集成時代,到1968年泰克公司的集成放大器將模擬電路帶入集成時代,再到1974年英特爾公司的8位處理器開啟了計算普及之門;更不用說多核、高性能CPU、低功耗技術、視頻處理器、可編程DSP(數字信號處理器)、WiFi、藍牙、CCD圖像傳感器等人們耳熟能詳的信息技術。

本次會議設有10個議題:低功耗數字技術、高性能數字技術、存儲器、模擬、射頻、數據轉換器、無線、有線、圖像/顯示/微電子機械系統/醫療和技術方向。

根據ISSCC公布的論文統計,來自世界多個國家和地區的半導體企業和高校等研究機構共向大會提交了638篇論文,其中有210篇被大會錄用。這兩個數字分別略高于2009年的582篇和203篇,稍低于2008年的656篇和237篇。從地域上看,北美和歐洲的論文數在國際金融危機最為嚴重的2008年也處于谷底,分別為78篇和52篇,而今年則達到86篇和59篇。從機構分布上看,在會議上達到或超過4篇的共有15家,其中英特爾以13篇位居其首,而產業界和學術界分別以51%和49%的比例在論文數量上平分秋色。

從注冊觀眾上,今年的觀眾數量較2009年提高了一成。集成電路產業歷來是整個IT產業的風向標,此次會議在論文和觀眾數量上都有所回升,這對于整個IT產業是個好消息。

我國內地是在2005年、2006年和2008年分別由新濤科技(上海)有限公司、中科院半導體所和清華大學實現了企業、研究機構和高校在ISSCC上論文的零突破。

高性能處理器龍爭虎斗

高性能處理器依舊是ISSCC的熱門之一,英特爾與AMD、IBM與Sun這兩對“冤家對手”,各自在會議上亮出自家的“鎮山之寶”。

32nm處理器成為英特爾與AMD比武的擂臺。英特爾在其《Westmere:32nm IA處理器家族》的論文中,披露了32nm 處理器Westmere系列的技術細節。Westmere在性能上從45nm處理器Nehalem的4內核/8線程提升到6內核/12線程,L3 緩存從8MB提升到12MB,晶體管數量則從7.31億個增加到11.7億個。得益于32nm制程技術,6個內核的Westmere的芯片面積(240mm2)甚至略小于4個內核的Nehalem(262mm2)。Westmere還在電源輸入端引入了反諧振電路和LC濾波器,以降低電源噪聲對QPI總線和DDR時鐘的干擾。

AMD沒有出現在ISSCC統計的論文達到或超過4篇的統計名單中,它在《32nm SOI CMOS下實現的x86-64內核》的論文中介紹了未來AMD 32nm處理器內核的一些特征:采用SOI技術,主頻超過3GHz,單個內核的功耗控制在2.5W~25W之間。

在RISC處理器上,IBM了性能較之上代產品POWER 6有近5倍提升的處理器POWER 7,這種計算性能的大幅提升,在當今處理器的更新換代中還是罕見的。POWER 7擁有8個內核,每個內核含4個線程。POWER 7采用45nm SOI工藝,它將原有外置的L3緩存集成到芯片上,每個內核擁有4MB的L3緩存,整個芯片的L3緩存高達32MB,芯片面積為467mm2。

被Oracle納入旗下的Sun在會上介紹了UltraSPARC家族的下一代產品的技術特征:采用40nm制程、16內核、128線程。這一信息的披露給UltraSPARC的用戶帶來些許的安慰,但Sun能否將其付諸實施,那還要Oracle說了算。

英特爾還在會上介紹了采用SoC(片上系統)技術的48內核處理器Message passing。這款被稱之為“SCC”(單芯片云計算)的處理器,除了在數據吞吐方面獨具匠心外,其工作頻率和電壓分別設有28檔和8檔,可以分別獨立調節,從而有效地降低了功耗。

綜觀高端處理器設計,各家都有自己的獨門絕技,而各家共同關注的依舊是在降低功耗的同時通過增加內核數量來提升整體性能。

低功耗處理器跨越1GHz門檻

與高端處理器將對性能的追求放在首位不同,降低功耗成為低功耗處理器的第一訴求。如今,伴隨著智能手機、消費電子產品以及其他嵌入式應用的發展,性能的提升已經成為低功耗處理器亟待解決的問題。

以未來智能手機的需求為例,它要求具有主頻到達GHz量級,高達100Mbps的數據傳輸率,而且智能手機的總功耗應該限制在1W水平上。通常,功耗和計算性能如同魚與熊掌一樣不可兼得。于是,一些創新的技術被引入低功耗處理器的設計之中。

英特爾在本次ISSCC上介紹了一種采用45nm工藝的自適應處理器原型。這種處理器內核應用錯誤診斷和錯誤恢復電路,實現了降低電壓和提高主頻兩個目的,該處理器在0.8伏這個超低的、接近門限電壓的工作電壓下,性能提高了22%。與此同時,該芯片1.3GHz的主頻也使得低功耗處理器的主頻突破了1GHz的門檻。

篇2

1.設計的意義

本次設計的溫度采集報警系統是一種能夠長期自動工作的設備，它使用的電源為電池也可為充電電池，因此其功耗的大小直接決定了其使用的時間的長短。而且一般情況下這類系統的工作環境都比較惡劣，因此，對該系統進行低功耗設計不僅便于延長使用壽命，便與安裝、管理與維護，而且由于該系統具有其他無人值守自動設備相似的特點，對該系統進行低功耗設計的方式方法可以應用到其他設計中，這具有非常重要的社會效益和經濟效益。本設計的應用性比較強，如稍加改裝可做實驗室溫濕度監控系統、倉儲溫濕度監控系統、工業環境監控系統等。

2.系統的設計

2.1總體設計方案

本系統對溫度數據進行采集，溫度傳感器通過某種關系的換算，就可以得到溫度與輸出電壓的關系，單片機通過模擬口采集得到傳感器輸出電壓，通過設置的參考電壓就可以得到傳感器的輸入帶電壓，再通過一定關系的轉換就獲得溫度參數，將得到的溫度參數進行分析后進行相應的處理，比如顯示或者報警。另外系統通過鍵盤輸入來完成對報警溫度的上、下限設置；通過顯示電路將得到的數據顯示出來；當溫度超過上限和下限的時候，系統進行報警，報警通過驅動一個蜂鳴器來實現。

本設計的系統硬件部分主要包括CPU處理模塊、傳感器采集模塊、鍵盤輸入模塊、電源及復位模塊[1]、報警模塊[2]、顯示模塊[3]以及串口通信模塊等。整個系統的原理框圖如圖2-1所示：

2.2設計的基本思路

2.2.1系統的低功耗設計

一個單片機系統的功耗受多因素的影響，主要有系統的技術指標，芯片和元器件的選擇，及系統的工作方式等。本次設計的溫度采集報警系統是作為工業用表，故采用干電池或鋰電池供電，而電池的容量有限，因此本系統的功耗問題成為設計的重點問題。具體設計方案如下：

（1）選擇低功耗的CPU

在一個系統中CPU是核心控制部分，主要工作均由其完成。其能耗也是整個系統中最大的一部分。目前51系列單片機[4]技術成熟，且其功能強大，性價比高。但相對MSP430單片機來說51系列的接口功能有限，外設電路較復雜，尤其是其功耗較大（功耗是MSP430系列的3倍左右），所以51系列不適合用在低功耗系統中。因此，本系統選用TI公司的MSP430F149型16位單片機[5]，該單片機的功能十分強大、開發方便而且其功耗極低是市場上倍受好評、應用最多的一類低功耗單片機。

（2）選擇低的供電電壓[6]

在單片機控制系統中，系統的功耗往往和電源電壓的大小成一定比例關系，電源電壓高，系統的功耗相應的也會增大，因此在功耗要求比較嚴格的低功耗溫度采集報警系統中，在保證功能的前提下，盡量選擇低的電源電壓。本系統中選用三節干電池4.5V供電。

（3）選擇低功耗器件

除選用低功耗的CPU外，其余器件也應為低功耗型，如選用 COMS器件，它最大的優點是微功耗（靜態功耗幾乎為零），其次是輸出邏輯電平范圍大，因而抗干擾能力強，所以 COMS 器件是低功耗電路和便攜式儀器的最佳搭檔。同時器件參數也應低功耗。本系統中用的元器件都具有低壓供電、低功耗的性能。如MAX6613型溫度傳感器[7] [8]。

（4）系統低功耗的運行管理

在軟件編程時選用合適的工作模式，合理利用單片機提供的閑置、掉電工作方式，盡量避免循環、查詢、動態掃描等工作方式；對電路中的其它用電模塊進行電源管理，即根據工作需要才接通相應模塊的電源。

2.2.2 系統的抗干擾設計

目前， 許多智能儀表均使用微機（包括單片機）作為控制系統。在使用時，不可避免地會受到電磁干擾。電磁干擾不但會降低儀表的使用精度， 而且常常使系統失靈或死機。因此， 抗干擾設計[7]是智能儀表設計的重要部分。本系統中抗干擾設計從兩方面來考慮，一是在硬件設計上采取適當的措施來抑制和消除干擾， 例如合理的屏蔽、隔離、濾波、接地、布線等。另一方面是從系統軟件設計上采取一定措施來提高系統的抗干擾能力， 即使系統受到干擾， 也能自動地快速恢復正常工作。

3.總結及展望

溫度的測量控制廣泛應用于人們的生產和生活中，特別是在冶金、化工、建材、食品、機械、石油等工業中具有舉足重輕的作用。結合超低功耗技術，本文運用多種技術手段，包括電子電路技術，溫度傳感器技術，數據采集技術，單片機控制技術及數據傳輸等，綜合采用電子、控制等多方面的知識設計了低功耗溫度采集報警系統。該系統以MAX6613溫度傳感器為溫度采集器，MSP430F149單片機為主控芯片，實現溫度的自動采集報警。本設計僅是對低功耗溫度采集報警系統的一個探索性方案，經開發還可以在本系統的基礎上發展通過互聯網絡來實現遠程操控的溫度采集報警系統或其他系統等，具有很大的開發潛力。

參考文獻：

[1]秦龍.MSP430單片機應用系統開發典型實例[M].北京：中國電力出版社，2005：119～141.

[2]王巍，蔣大明.基于MSP430F449單片機的超溫報警系統[J].中國科技信息，2006（3）：10、12.

[3]楊凌志，張愛玲.單片機的鍵盤顯示系統[J].電腦開發與應用，2004，17（7）：14～15.

[4]毛謙敏.單片機原理及應用系統設計[M].國防工業出版社，2005，

125～149.

[5]秦建民，曾小平.MSP430F149單片機在便攜式智能儀器中的應用[J].微計算機信息，2002，18（12）：43～44.

篇3

引言

從20世紀80年代初到90年代初的10年里，微電子領域的很多研究工作都集中到了數字系統速度的提高上，現如今的技術擁有的計算能力能夠使強大的個人工作站、復雜實時語音和圖像識別的多媒體計算機的實現成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數人服務。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網絡所束縛。便攜能力對產品的尺寸、重量和功耗加上嚴格的要求。由于傳統的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內顯著地解決現在正遇到的功耗問題。

雖然傳統可便攜數字應用的支柱技術已經成功地用于低功耗、低性能的產品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應用一直在增長。例如，筆記本計算機就代表了計算機工業里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領域也正在迅速地發展，如采用了復雜語音編解碼算法和無線電調制解調器的帶袖珍通信終端的新一代數字蜂窩網。已提出的未來個人通信服務PCS（Personal Communication Services）應用對這些要求尤其明顯，通用可便攜多媒體服務是要支持完整的數字語音和圖像辨別處理的。在這些應用中，不僅語音，而且數據也要能在無線鏈路上傳輸。這就為實現任何人在任何地方的任何時間開展任何想要的業務提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經不再明顯地和低性能聯系在一起了；相反，高性能且可便攜的應用正在逐步得到實現。

當功率可以在非便攜環境中獲得時，低功耗設計的總理也變得十分關鍵。直到現在，由于大的封裝、散熱片和風扇能夠輕而易舉地散掉芯片和系統所產生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統尺寸持續地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設計高性能、低功耗數字系統方法的需求就會變得更為顯著。幸好，現在已經發展了許多技術來克服這些矛盾。

由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質，CMOS邏輯電路被認為是現今最通用的大規模集成電路技術。下面研究CMOS集成電路的功耗組成，概述實現集成電路——SoC（System on Chip）系統的低功耗設計的諸多方法。目的在于揭示當今電子系統結構復雜度、速度和其功耗的內在聯系，在及在數字電子系統設計方向上潛在的啟示。

1 CMOS集成電路功耗的物理源

要研究SoC的低功耗設計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現到系統實現上采用各種方法來節省功耗，達到低功耗設計的目的。圖1為典型CMOS數字電路的功耗物理組成。

（1）動態功耗

動態功耗是由電路中的電容引起的。設C為CMOS電路的電容，電容值為PMOS管從0狀態到H狀態所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內，一個節點之中，每個時鐘周期之內，這個節點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。

（2）內部短路功耗

CMOS電路中，如果條件Vtn

一般來說，內部短路電流功耗不會超過動態功耗的10%。而且，如果在一個節點上，Vdd

（3）靜態漏電功耗

靜態漏電掉的是二極管在反向加電時，晶體管內出現的漏電現象。在MOS管中，主要指的是從襯底的注入效應和亞門限效應。這些與工藝有關，而且漏電所造成的功耗很小，不是考慮的重點。

表1為CMOS集成電路中主要的耗電類型。

類

型

公 式

比 率

動態功耗（switching power）

Psw=aCVdd2f

70%～90%

內部短路功耗（internal short-circuit power）

Pint=IintVdd

10%～30%

靜態漏電功耗（static leakage power）

Pleak=IleakVdd

總功耗（total power）

Ptotal=Psw+Pint+Pleak

100%

（4）小結

通過設計工藝技術的改善，Pint和Pleak能被減小到可以忽略的程度，因而Psw也就成為功耗的主要因素。后面所做的功耗優化大部分是圍繞這一個公式來進行的。對于SoC來說，所有的方法都是圍繞著動態功耗來做文章的，因為在電路信號變化時，功耗消耗主要在電路中電容的充放電過程。如果從各個層次、各個方面盡量減少電路的充放電，將是我們關心的主題。

2 降低集成電路SoC功耗的方法

功耗對于一個便攜式SoC數字系統來說尤為重要。事實上，很多便攜式SoC系統的設計，是先進行功耗分析，由功耗分析的結果再來劃分設計結構。可以說，功耗將可能決定一切。現在要做的是，根據功耗分析的結果，評判SoC結構，改進設計，優化方案。

SoC系統的功耗所涉及的內容十分廣泛，從物理實現到系統實現都可以采用各種方法來節省和優化功耗。通過對國外大量文獻的查閱，我們得到了常用的實現低功耗設計的各種較為有效的方法，如表2所列。

表2 常用實現低功耗的各種方法

類 型

采用方法

效

果

行為級（系統級）

Concurrency memor

幾倍

軟件代碼

軟件優化

32.3%

功率管理

Clock控制

10%～90%

RTL級

結構變換

10%～15%

綜合技術

合成與分解邏輯

15%

綜合技術

映射

門級優化

20%

20%

布局

布局優化

20%

（1）系統級功耗管理

這一部分實際上是動態功耗管理。主要做法是在沒有操作的時候（也就是在SoC處于空閑狀態的時候），使SoC運作于睡眠狀態（只有部分設備處于工作之中）；在預設時間來臨的時候，會產生一個中斷。由這個中斷喚醒其它設備。實際上，這一部分需要硬件的支持，如判斷，周期性的開、關門控時鐘（gate clock）等。

（2）軟件代碼優化

軟件代碼優化是針對ARM嵌入式處理器而言的。對于編譯器來說，所起的使用不到1%，而對于代碼的優化則可以產生高達90%的功耗節省。Simunic等人曾分別做過用各種針對ARM處理器的編譯器進行的試驗。比此的實驗結果發展，風格比較好的代碼產生的效果遠比用ARM編譯器優化的效果好。

（3）Clock控制

這是在ASIC設計中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模塊（它們可能是用于一些特殊用途中，如調試Debug、程序下載等）是乖于空閑狀態的，這些器件的空運作會產生相當大的功耗。這一部分應使用時鐘控制，即clock enable & disable。

（4）RTL級代碼優化

與軟件相似，不同的RTL（Register Transfer Level，寄存器傳輸級）代碼，也會產生不同的功耗，而且RTL代碼的影響比軟件代碼產生的影響可能還要大。因為，RTL代碼最終會實現為電路。電路的風格和結構會對功耗產生相當重要的影響。

RTL級代碼優化主要包括：

①對于CPU來說，有效的標準功耗管理有睡眠模式和部分未工作模塊掉電。

②硬件結構的優化包括能降低工作電壓Vdd的并行處理、流水線處理以及二者的混合處理。

③降低寄存電容C的片內存儲器memory模塊劃分。

④降低活動因子a的信號門控、減少glitch（毛刺）的傳播長度、Glitch活動最小化、FSM（有限狀態機）狀態譯碼的優化等。

⑤由硬件實現的算法級的功耗優化有：流水線和并行處理、Retiming(時序重定)、Unfolding（程序或算法的展開）、Folding(程序或算法的折疊)等等基本方法以及其組合。

（5）后端綜合與布線優化

既然SoC的功耗與寄生電容的充放電有很大的關系，作為后端綜合與布線，同樣也可采取一些措施來減少寄存器電容。可以優化電路，減少操作（電路的操作），選擇節能的單元庫，修改信號的相關關系，再次綜合減少毛刺的產生概率。

實際上，這一部分與使用的工具有關。與軟件部分有相同之處，后端綜合與布線同軟件的編譯差不多。軟件編譯的結果是產生可執行的機器代碼；而RTL的綜合與布線是把RTL代碼編譯成真實的電路。但是，后端綜合與布線優化比較編譯優化有更好的效果。這是因為一段RTL代碼所對應的電路是可以有多種形式的；同時現有些編譯器會根據設計者提供的波形，智能地修改電路（前提是最終電路的效果還是一樣的），編譯器就會進行相關的優化。但是后端綜合的優化與RTL級代碼優化和時鐘控制相比，同樣的RTL級與時鐘優化所產生的影響要遠大于用編譯工具所產生的影響。

（6）功耗的精確計算

后端綜合與布線工具不但可以根據基本單元提供的功耗參數進行優化，還可以根據這些參數估算出整個SoC的功耗。正因為有這樣一些工具，使我們可以精確地知道我們所設計的是否達到設計要求。萬一設計功耗不符合總體要求，則可能要求從系統級到物理綜合布線都要做出檢查與分析，做出可能的改進，盡可能地減少功耗以達到設計要求。

（7）小結

從上面的各種降低以及估算功耗的方法可以看出，SoC系統的拉耗優化涉及到從物理實現到系統實現的方方面面，是芯片設計中一個十足的系統工程。可以說，功耗可以決定一切。

結語

本文首先分析了CMOS集成電路的功耗物理組成，得到了其主要功耗成分。其次，以該主要功耗成分數學表達式為指導，突出了SoC低功耗設計的各種級別層次的不同方法。不管是現在還是將來，該領域的重要性將會日益顯著。在下面的一些發展方向還將會有較大的發展：

①實現SoC系統設計的變換以及映射技術的進一步探索。

②將各種低功耗設計手段按照各性質最佳綜合起來，以便使用基于人工智能的技術（如遺傳算法和啟發式算法等等）來研究。

③發展以實現低功耗為目的CPU指令程序的改寫技術，以將其擴展到復雜SoC系統的設計中。

篇4

引言

從20世紀80年代初到90年代初的10年里，微電子領域的很多研究工作都集中到了數字系統速度的提高上，現如今的技術擁有的計算能力能夠使強大的個人工作站、復雜實時語音和圖像識別的多媒體計算機的實現成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數人服務。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網絡所束縛。便攜能力對產品的尺寸、重量和功耗加上嚴格的要求。由于傳統的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內顯著地解決現在正遇到的功耗問題。

雖然傳統可便攜數字應用的支柱技術已經成功地用于低功耗、低性能的產品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應用一直在增長。例如，筆記本計算機就代表了計算機工業里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領域也正在迅速地發展，如采用了復雜語音編解碼算法和無線電調制解調器的帶袖珍通信終端的新一代數字蜂窩網。已提出的未來個人通信服務PCS（PersonalCommunicationServices）應用對這些要求尤其明顯，通用可便攜多媒體服務是要支持完整的數字語音和圖像辨別處理的。在這些應用中，不僅語音，而且數據也要能在無線鏈路上傳輸。這就為實現任何人在任何地方的任何時間開展任何想要的業務提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經不再明顯地和低性能聯系在一起了；相反，高性能且可便攜的應用正在逐步得到實現。

當功率可以在非便攜環境中獲得時，低功耗設計的總理也變得十分關鍵。直到現在，由于大的封裝、散熱片和風扇能夠輕而易舉地散掉芯片和系統所產生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統尺寸持續地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設計高性能、低功耗數字系統方法的需求就會變得更為顯著。幸好，現在已經發展了許多技術來克服這些矛盾。

由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質，CMOS邏輯電路被認為是現今最通用的大規模集成電路技術。下面研究CMOS集成電路的功耗組成，概述實現集成電路——SoC（SystemonChip）系統的低功耗設計的諸多方法。目的在于揭示當今電子系統結構復雜度、速度和其功耗的內在聯系，在及在數字電子系統設計方向上潛在的啟示。

1CMOS集成電路功耗的物理源

要研究SoC的低功耗設計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現到系統實現上采用各種方法來節省功耗，達到低功耗設計的目的。圖1為典型CMOS數字電路的功耗物理組成。

（1）動態功耗

動態功耗是由電路中的電容引起的。設C為CMOS電路的電容，電容值為PMOS管從0狀態到H狀態所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內，一個節點之中，每個時鐘周期之內，這個節點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。

（2）內部短路功耗

CMOS電路中，如果條件Vtn<Vin<Vdd-|Vtp|（其中Vtn是NMOS的門限電壓，Vtp是PMOS的門限電壓）成立，這時在Vdd到地之間的NMOS和PMOS就會同時打開，產生短路電流。在門的輸入端上升或者下降的時間比其輸出端的上升或者下降時間快的時候，短路電流現象會更為明顯。為了減少平均的短路電路，應盡量保持輸入和輸出在同一個沿上。

一般來說，內部短路電流功耗不會超過動態功耗的10%。而且，如果在一個節點上，Vdd<Vtn+|Vtp|的時候，短路電流會被消除掉。

（3）靜態漏電功耗

靜態漏電掉的是二極管在反向加電時，晶體管內出現的漏電現象。在MOS管中，主要指的是從襯底的注入效應和亞門限效應。這些與工藝有關，而且漏電所造成的功耗很小，不是考慮的重點。

（4）小結

通過設計工藝技術的改善，Pint和Pleak能被減小到可以忽略的程度，因而Psw也就成為功耗的主要因素。后面所做的功耗優化大部分是圍繞這一個公式來進行的。對于SoC來說，所有的方法都是圍繞著動態功耗來做文章的，因為在電路信號變化時，功耗消耗主要在電路中電容的充放電過程。如果從各個層次、各個方面盡量減少電路的充放電，將是我們關心的主題。

2降低集成電路SoC功耗的方法

功耗對于一個便攜式SoC數字系統來說尤為重要。事實上，很多便攜式SoC系統的設計，是先進行功耗分析，由功耗分析的結果再來劃分設計結構。可以說，功耗將可能決定一切。現在要做的是，根據功耗分析的結果，評判SoC結構，改進設計，優化方案。

SoC系統的功耗所涉及的內容十分廣泛，從物理實現到系統實現都可以采用各種方法來節省和優化功耗。通過對國外大量文獻的查閱，我們得到了常用的實現低功耗設計的各種較為有效的方法，

（1）系統級功耗管理

這一部分實際上是動態功耗管理。主要做法是在沒有操作的時候（也就是在SoC處于空閑狀態的時候），使SoC運作于睡眠狀態（只有部分設備處于工作之中）；在預設時間來臨的時候，會產生一個中斷。由這個中斷喚醒其它設備。實際上，這一部分需要硬件的支持，如判斷，周期性的開、關門控時鐘（gateclock）等。

（2）軟件代碼優化

軟件代碼優化是針對ARM嵌入式處理器而言的。對于編譯器來說，所起的使用不到1%，而對于代碼的優化則可以產生高達90%的功耗節省。Simunic等人曾分別做過用各種針對ARM處理器的編譯器進行的試驗。比此的實驗結果發展，風格比較好的代碼產生的效果遠比用ARM編譯器優化的效果好。

（3）Clock控制

這是在ASIC設計中行之有效的方法之一。如果SoC芯片在正常工作，有很大一部分模塊（它們可能是用于一些特殊用途中，如調試Debug、程序下載等）是乖于空閑狀態的，這些器件的空運作會產生相當大的功耗。這一部分應使用時鐘控制，即clockenable&disable。

（4）RTL級代碼優化

與軟件相似，不同的RTL（RegisterTransferLevel，寄存器傳輸級）代碼，也會產生不同的功耗，而且RTL代碼的影響比軟件代碼產生的影響可能還要大。因為，RTL代碼最終會實現為電路。電路的風格和結構會對功耗產生相當重要的影響。

RTL級代碼優化主要包括：

①對于CPU來說，有效的標準功耗管理有睡眠模式和部分未工作模塊掉電。

②硬件結構的優化包括能降低工作電壓Vdd的并行處理、流水線處理以及二者的混合處理。

③降低寄存電容C的片內存儲器memory模塊劃分。

④降低活動因子a的信號門控、減少glitch（毛刺）的傳播長度、Glitch活動最小化、FSM（有限狀態機）狀態譯碼的優化等。

⑤由硬件實現的算法級的功耗優化有：流水線和并行處理、Retiming(時序重定)、Unfolding（程序或算法的展開）、Folding(程序或算法的折疊)等等基本方法以及其組合。

（5）后端綜合與布線優化

既然SoC的功耗與寄生電容的充放電有很大的關系，作為后端綜合與布線，同樣也可采取一些措施來減少寄存器電容。可以優化電路，減少操作（電路的操作），選擇節能的單元庫，修改信號的相關關系，再次綜合減少毛刺的產生概率。

實際上，這一部分與使用的工具有關。與軟件部分有相同之處，后端綜合與布線同軟件的編譯差不多。軟件編譯的結果是產生可執行的機器代碼；而RTL的綜合與布線是把RTL代碼編譯成真實的電路。但是，后端綜合與布線優化比較編譯優化有更好的效果。這是因為一段RTL代碼所對應的電路是可以有多種形式的；同時現有些編譯器會根據設計者提供的波形，智能地修改電路（前提是最終電路的效果還是一樣的），編譯器就會進行相關的優化。但是后端綜合的優化與RTL級代碼優化和時鐘控制相比，同樣的RTL級與時鐘優化所產生的影響要遠大于用編譯工具所產生的影響。

（6）功耗的精確計算

后端綜合與布線工具不但可以根據基本單元提供的功耗參數進行優化，還可以根據這些參數估算出整個SoC的功耗。正因為有這樣一些工具，使我們可以精確地知道我們所設計的是否達到設計要求。萬一設計功耗不符合總體要求，則可能要求從系統級到物理綜合布線都要做出檢查與分析，做出可能的改進，盡可能地減少功耗以達到設計要求。

（7）小結

從上面的各種降低以及估算功耗的方法可以看出，SoC系統的拉耗優化涉及到從物理實現到系統實現的方方面面，是芯片設計中一個十足的系統工程。可以說，功耗可以決定一切。

結語

本文首先分析了CMOS集成電路的功耗物理組成，得到了其主要功耗成分。其次，以該主要功耗成分數學表達式為指導，突出了SoC低功耗設計的各種級別層次的不同方法。不管是現在還是將來，該領域的重要性將會日益顯著。在下面的一些發展方向還將會有較大的發展：

①實現SoC系統設計的變換以及映射技術的進一步探索。

②將各種低功耗設計手段按照各性質最佳綜合起來，以便使用基于人工智能的技術（如遺傳算法和啟發式算法等等）來研究。

③發展以實現低功耗為目的CPU指令程序的改寫技術，以將其擴展到復雜SoC系統的設計中。

篇5

中圖分類號：TN783文獻標識碼：B

文章編號：1004373X(2008)2001005

Analysis and Comparison of Performance and Energy of Flip-flop

ZHANG Xuan，ZHANG Minxuan,LI Shaoqing

(School of Computer Science,National University of Defense Technology,Changsha,410073,China)

Abstract：The development of flip-flop′s performance and energy plays animportant part in the design of total circuit,In order to design the circuit of high performance and low energy,it seems very important to make an optimization of flip-flop's performance and energy.This paper describes all kinds of parameters of flip-flop,analyses and compares some typical flip-flops,makes a comparison of several low-energy flip-flops referred in correlative paper and makes a prospect for flip-flops.It makes a matting for reasonable utilizing flip-flop existed in the standard cell and developing flip-flop of higher performance.

Keywords：flip-flop;circuit design;low energy;performance optimization

1 引 言

時序邏輯電路由存儲電路和組合邏輯電路構成，存儲部件保持系統的狀態，組合邏輯電路負責計算時序邏輯電路的下一狀態及電路輸出。觸發器作為一種存儲電路，在數字電路系統中起著重要作用。

依據不同的標準，觸發器可以劃分為多種不同類型。從采樣的頻率進行劃分，觸發器可分為主從觸發器和脈沖觸發器；從時鐘控制位置的角度進行劃分觸發器可分為動態觸發器和靜態觸發器；從時鐘信號的多少角度進行劃分觸發器可分為單時鐘電平和多時鐘電平觸發器；從時鐘的采樣邊沿的多少的角度進行劃分觸發器可分為單邊沿觸發器和雙邊沿觸發器。

隨著VLSI技術的不斷進步，數字系統的運行速度和功耗要求不斷提高，對觸發器性能參數的要求也更為苛刻,要求觸發器應該具有低功耗、短延時、較少的晶體管數目，較大的噪聲容限和比較強的抗干擾性等特征，這些要求中，對延時和功耗的要求尤為重要。

本文從主從觸發器和脈沖觸發器的角度，闡述各種觸發器的性能，并對一些典型的觸發器進行分析和比較,對有關論文中提出的幾種低功耗的觸發器進行介紹。為以后選擇使用寄存器和寄存器的優化工作做一定的理論鋪墊。

2 觸發器性能參數及幾種典型觸發器的介紹

2.1 時間參數

描述觸發器的主要時間參數有建立時間，保持時間以及時鐘到輸出的延遲。時鐘到輸出的延時是指時鐘跳變沿到輸入數據傳輸到輸出的延時；建立時間是指時鐘跳變之前數據必須有效的時間；保持時間是在時鐘跳變之后數據必須仍然有效的時間。如果數據建立時間太接近時間有效邊沿，觸發器將會失真，T為時鐘周期,必須大于等于最差的時鐘到輸出的延時的總和。

T>=TCLK-Q+TSETUP+TLOGIC+TSKEW（1）

其中，TCLK-Q為觸發器的傳播延時；TSETUP為觸發器的建立時間；TLOGIC為最大的組合CLK邏輯的延時；TSKEW為時鐘的相對的時間偏移，如圖1所示。

2.2 功耗參數

觸發器的功耗由4部分組成：短路電流功耗，亞域漏流功耗，開關過程功耗，靜態功耗。電壓越低時,短路功耗的消耗就越少；電壓越高，亞域漏流功耗越少。但是隨著電壓的增高，短路功耗的增加的程度比亞域漏流功耗減少的程度要大；對于開關功耗，當轉換頻率一定時，電壓越高，消耗的功耗越高；在觸發器中靜態功耗相對比較小，可以忽略。所以，總的來說降低電壓能減少功耗。

上面的描述可以用下式表示：把energy-per-transition定義為單個時鐘周期觸發器的能量消耗。ai－j是從狀態轉換概率；ei－j是狀態轉換消耗的能量；功耗可以通過公式表示為:

E=a0－0*e0－0+a0－1*e0－1+

a1－0*e1－0+a1－1*e1－1（2）

從上式分析可以看出，可以分別通過改變a和e來降低功耗。改變a的措施有減少觸發器的節點的冗余跳變，改變e的措施有降低電壓、減少電路節點電容以及縮減晶體管的大小。

2.3 主從觸發器

主從觸發器由2個鎖存器組成,前一級鎖存器在低（高）電平時將輸入傳至輸出,后一級鎖存器在高（低）電平時將輸入傳至輸出。典型的主從觸發器有傳輸門觸發器（TGFF）,帶門控的傳輸門觸發器（GTGFF），真單向觸發器（TSPC）和對時鐘偏差不敏感的觸發器（C2mos,MC2mos）等。TGFF的輸入信號通過反向器隔離加強，它是功耗、噪聲容限、速度的最好折衷，用傳輸門實現主從觸發器是很好的選擇。GTGFF是在TGFF的基礎上在主站加1個內部時鐘控制門得來的，因為有了時鐘控制門，GTGFF的功耗相對于TGFF要小些。內部時鐘控制門減少功耗的關鍵在于內部時鐘門邏輯和時鐘功耗開銷的折衷與平衡。TSPC避免了因時鐘偏差引起的各種問題，只用單相位時鐘來實現主從拓撲結構，使電路不產生競爭，單相位時鐘觸發器對局部時鐘偏差不敏感，其動態實現導致高開關頻率和低時鐘負載， TSPC邊沿觸發器依賴于足夠陡直的時鐘斜率以限制觸發器的透明時間（例如保持時間，在透明時間輸入可以直接傳到輸出），其上升時間必須仔細優化。兩相設計會引起競爭問題，但也可以采用C2MOS這樣的電路技術來消除，C2MOS觸發器是把傳輸門鎖存器中連接到頂端PMOS和底端NMOS晶體管的連線去掉而得到的；偽靜態C2MOS 觸發器是在動態C2MOS 觸發器中主從鎖存器的輸出端分別添加一個弱C2MOS 反饋而得到的；MC2MOS是通過C2MOS改進而來，它的低功耗的反饋保證了它的全靜態操作。 PowerPC603觸發器，如圖2所示，使用傳輸門結構，有比較快的上拉能力，反饋傳輸門用一個鐘控反相器替換，powerpc603電路結構,是傳輸門觸發器（TGMS flip-flop）和MC2mos的組合。

2.4 脈沖觸發器

脈沖觸發器也是雙站的觸發器，第一站是脈沖產生器，第2站是一個鎖存器。

圖3所示是半動態觸發器SDFF的原理圖，前端是動態的，產生一個時鐘脈沖，觸發后端一個靜態的鎖存器，當CP為0時，X為1，脈沖觸發器需要在電平無效的時候，把X點預充為高電平。當CP為1，CP的信號還沒有傳到與非門時，S點還是打開的，如果此時D為1，X的值就可傳出去。當3個反向器的時間過去后，CP的新值傳到與非門上，S關斷，D的值就傳不出去，這就是一個取值脈沖。混合鎖存的觸發器（HLFF），在結構上與SDFF相似，有一個靜態的脈沖產生器，此電路的建立時間可以為負，所以寄存器本身的延時很短，但是其在上升沿附近輸出可以有多次翻轉，因此不應使用這一寄存器的輸出來驅動動態邏輯或作為其他寄存器的時鐘。靈敏放大器（MSAFF）是一個完全不同的脈沖觸發器，它在需要高性能或者傳送低擺幅的時候使用，它可能成為未來發展的方向之一。

主從觸發器相對脈沖觸發器來說有較好的內部抗競爭能力，消耗較低的功耗，但是其他參數都高于脈沖觸發器。

3 比 較

在電路和系統級對觸發器的延時和功耗進行優化,對觸發器性能的提高有極其重要的作用。本文研究了幾種典型觸發器的性能，圖4［1］是對各種典型觸發器功耗的比較，該圖顯示了主從觸發器比脈沖觸發器消耗更少的能量，TGFF是消耗功耗最少的觸發器，在低能量的設計中，它是最好的選擇，它的功耗延時積比較小，TGFF是和帶內部時鐘門觸發器比較的標準。圖5［2］是對各種觸發器毛刺功耗的比較，由于采樣時間短，脈沖觸發器消耗的毛刺功耗最小；而當主站是透明時，主從觸發器對毛刺非常敏感；時鐘門電路要消耗很大的毛刺功耗，這是因為時鐘門邏輯不斷地比較輸入與輸出，它忽略了時鐘沿的跳變，傳播毛刺（時鐘的毛刺不影響觸發器的時序競爭的抗干擾性，時鐘的滯后問題是產生競爭的原因，解決時序競爭的辦法就是采用比較高的電壓）。圖6［3］是對幾種典型觸發器跳變概率的功耗延時積的比較，它顯示了在高跳變概率的電路中，SDFF和MSAFF擁有最好的功耗延時積，雖然它們的功耗延時積很好，但是在設計中更傾向于使用TGFF，因為TGFF的內部競爭力很好，很適合在有時鐘滯后的大規模的電路設計中使用。（在很多的低功耗設計中，觸發器很少處在關鍵路徑上，當建立時間沒有包含在觸發器的延時中時，觸發器的EDP的排序就會改變）。相對于主從觸發器，脈沖觸發器有更小的延時，這是因為它的建立時間很小，有的甚至為負，這使得脈沖觸發器的競爭力比較好。帶有內部時鐘控制門的脈沖觸發器和沒有內部時鐘控制門的脈沖觸發器相比，競爭能力（race immunity）不太好。帶有內部時鐘門的主從觸發器和沒有內部時鐘門的主從觸發器相比，競爭能力比較好。例如：GTGFF和TGFF相比有更好的競爭能力，而這是以增加延時為代價的。

通過對各種觸發器進行比較，考慮到結構、可靠性、管子數目，以功耗延時積作為重要指標，可以知道傳輸門觸發器（TGMS）和PowerPC603觸發器是功耗延時性能最好的全靜態觸發器，并且它們在功耗延時空間覆蓋了相對較寬的范圍，PowerPC603和傳輸門觸發器具有最優的功耗延時積；在追求高速時可考慮脈沖觸發器，例如HLFF和SDFF，SDFF因為建立時間短而成為最快的觸發器，但是它們消耗了可觀的功耗，約為傳輸門觸發器（TGMS）的2倍。而真單向TSPC和動態傳輸門觸發器在性能上和SDFF差不多，在功耗上與傳輸門觸發器差不多，但是它們的內部結點X對于漏電流和其他噪聲來源很敏感，可靠性不高，在調試模式下容易出錯。

同時也有研究表明PowerPC603和HLFF的PDP值差不多，但是HLFF比PowerPC603更快。此電路的建立時間可以為負，所以寄存器本身的延時很短，但是其在上升沿附近輸出可以有多次翻轉，因此不應使用這一寄存器的輸出來驅動動態邏輯或作為其他寄存器的時鐘。

PowerPC603和C2MOS具有最好的低功耗設計的風格，SAFF可能是未來設計的主流，雖然SAFF在輸出端速度有瓶頸，但是它是功耗速度的好的折衷。

4 幾種改進的觸發器的介紹

篇6

1.引言

在原油輸送過程中，管道經由多年凍土區，輸油管道中原油溫度會影響管道周圍多年凍土區土壤的溫度場，引起復雜的地質災害問題，如凍脹、融沉、水土流失、邊坡失穩等，對管道安全造成威脅，嚴重影響原油的運輸。其中，不穩定斜坡是凍土區管道面臨的最大威脅，極有可能造成斜坡底部管道發生屈曲褶皺變形。論文通過對凍土區斜坡失穩機理、形成過程及斜坡監測技術的分析，討論了凍土區斜坡穩定性安全監測系統的結構設計。

管道的較大形變容易引起管道的斷裂和泄露，同時由于凍土層微小的溫度都會影響到石油管道的安全傳輸，所以要求監測系統具有±0.2℃的溫度測試精度，并具有長期穩定性。在選擇元器件時不僅要求各個器件達到所需精度，還要分析元器件組合的總精度。另外，由于監測儀器是在野外安裝使用，環境比較復雜，而溫度對于系統的工作又有很大的影響，元器件的工作溫度范圍需在-50℃～+50℃之間。但大多數元器件工作溫度在低于零下25度以上，所以需要對系統板進行保溫處理。保溫處理雖能在一定時間內保證器件正常工作，但為了滿足系統低功耗及工作長期穩定性，在選擇元器件時，需選擇溫度范圍較寬且溫度較低也能正常工作的器件。

2.系統各功能模塊結構設計

2.1 主控板結構設計

在滿足低功耗、高精度及高低溫適應的原則下，主控芯片選用Atmel公司ATmega128L芯片，時鐘芯片選用美國DALLAS公司推出的性能比較高的DS1302，數字溫度傳感器選較常用的DS18B20，存儲芯片選用Atmel公司推出的大容量串行數據Flash存儲器AT45db161，繼電器選擇常用的電流為5A小型MY2NJ。其各芯片布置如圖1所示，在主控板預留LCD1602的接口，在調試結束后可拔掉顯示屏以降低功耗。整個主控板模塊中DS1302確定數據的定時發送，AT45db161芯片將各個溫度傳感器收集的信息進行存儲。ATmega128L具有兩個可編程的串行UART，ATmega128L通過其中一個串行UART，以尋址的方式與數據采集模塊中的AT89C51進行通信，控制多個數據采集模塊中的一個進行溫度采集。另一個串行UART與GSM模塊進行通信，將采集的數據以短信形式發送至目標SIM卡。由于野外無供電條件，電源由12V的蓄電池及太陽能電池板構成，為系統提供穩定的直流電壓。

2.2 數據采集模塊結構設計

數據采集模塊在選用各芯片時，同樣滿足以上所述的芯片選用原則。主控芯片選擇性能及價位比較合適的由美國STC公司推出的52內核單片機，A/D轉換芯片選擇具有4通道單獨輸入的ADS8341。采集模塊各芯片布置如圖2所示。由于系統需要測量30個點的溫度，既需要40個溫度傳感器。一個ADS8341有4個通道，能夠連接4個溫度傳感器，圖2中包含3個ADS8341，能夠連接12個溫度傳感器。所以，在整個數據采集部分，要完成數據的正確采集需要有4個同類型的采集模塊。

圖1 主控板框圖

圖2 數據采集模塊框圖

2.3 數據遠程通信系統設計

數據遠程通信系統主要由GSM通信模塊、上位機系統、下位機系統等組成，如圖3所示。下位機系統將數據信息通過GSM模塊1以短信方式發出，經過全球無線移動通信網絡（GSM網絡）將數據發送給GSM模塊2。上位機軟件將短信從GSM模塊2中讀取，并進行計算、分析及顯示。當需要對下位機系統進行設定時，上位機軟件通過GSM模塊2以短信形式將命令發出，經過全球無線移動通信網絡將命令發送給GSM模塊1，下位機系統通過GSM通信模塊1接收來自上位機的命令。

圖3 數據遠程通信系統框圖

3.主控板電路設計

根據上面所確定的主控板系統結構，對主控板硬件電路進行設計。主控芯片ATmega128L是一款基于AVR RISC結構的低功耗CMOS8位微控制器。具有片內128KB的程序存儲器（Flash）、4KB的數據存儲器（SRAM）和4KB的EEPROM，有8個10位ADC通道、2個8位和2個16位硬件定時/計數器、8個PWM通道。與ATmega128A相比，ATmega128L具有較寬的供電電壓（2.7～5.0V），實際應用中，可選擇3.3V的供電電壓以降低系統功耗。

ATmega128L的時鐘源可以選取外部晶體振蕩器、外部RC振蕩器、內部RC振蕩器等方式。其時鐘源的選擇可通過JTAG編程、ISP編程等方式對ATmega128L的內部熔絲位來設定。為了降低系統主控板與采集板數據通信中的誤碼率，ATmega128L的晶體振蕩器頻率選用7.3728MHz，以產生精準的9600bps波特率。

4.主控板及采集模塊的PCB板設計

PCB板設計的成敗直接決定了系統工作的穩定性和可靠性，在設計PCB板時，需要考慮其電磁兼容性和散熱性。由于本系統所處的環境溫度較低，PCB板上元器件的發熱為有利因素，因此在設計PCB板時僅考慮其電磁兼容性。本系統的主控板和采集板采用了分離設計，因此各PCB基板上的元器件較少，為減低系統制作成本，選用常用的雙層板設計。系統PCB板實物圖如圖4所示，采集板通過4個插接槽與主控板相連。

圖4 系統實物圖

5.結論

通過對系統硬件需求分析，對系統的主控板模塊及采集模塊進行設計，同時對各個模塊中所需的元器件按系統所需性能及低功耗要求進行選擇，并對各個元器件功能、參數進行介紹。在硬件設計中不僅對各個元器件的電路連接進行詳細設計，同時考慮到供電問題，并對各模塊電源供電進行詳細設計，最后根據使用性將設計電路出PCB板。

參考文獻

[1]何建平.青藏鐵路凍土環境下淺埋給水管道保溫分析研究[D].西南交通大學，2005.

[2]樊云龍，毛雪松，侯仲杰.多年凍土地區熱棒路基的設計原則和方案[J].路基工程，2012（4）：148-151.

篇7

Abstract：Rescue capsule as underground emergency shelter for the cabin temperature and humidity monitoring and control，you can extend the survival time of the trapped miners.Systems based on the importance of rescue capsule and SHT75 temperature and humidity monitoring with high accuracy，small size，etc.，designed a SHT75 temperature and humidity detection system is based，and temperature and humidity testing SHT75 compensate calculated values to ensure that the rescue capsule temperature and humidity testing.

Keywords：Rescue capsule；Temperature and humidity；SHT75

1.引言

救生艙作為井下緊急避難場所，其艙內溫度和濕度的實時監測與控制，是延長被困礦工生存的工作之一。為延長救生艙備用電池的工作時間，因此要求各用電設備均低功耗。

SHT75溫濕度傳感器克服了傳統傳感器在檢測時溫度變化對濕度產生的影響且測量結束時可自動進行休眠模式，大大減小系統功耗，因此本文采用SHT75[4]作為井下救生艙溫濕度檢測傳感器并對其工作原理、電路以及數據的補償進行了詳細分析與設計。

2.SHT75溫濕度傳感器

2.1 SHT75溫濕度傳感器概述

SHT75是一款集溫度、濕度于一體的傳感器，采用CMOSens技術，具有體積小、抗干擾能力強、功耗低等優點。采用兩線數字化接口，可與單片機直接相連，大大減小了電路。其內部結構圖如圖1所示。

圖1 SHT75內部結構

SHT75具有較寬的溫濕度測量范圍。分別為-40℃～123.8℃和0～100%RH。若芯片工作在非正常條件下，則會導致采集的信號暫時性漂移，需要對傳感器進行校正。在溫度為100～105℃，相對濕度小于5%RH的條件下保持10小時即可自動校正；或者在溫度為20～30℃，相對濕度大于75%RH的條件下保持12小時。

SHT75在默認條件下，溫濕度測量分辨率分別為14bit和12bit，但在高速測量或者超低功耗情況下，溫度和濕度采樣分辨率可分別下降為12bit和8bit。

2.2 SHT75溫濕度傳感器工作原理

SHT75溫濕度傳感器芯片上設計有傳感器穩壓電路、信號運算處理電器、標定數據存儲器、溫濕度傳感元件、14位AD轉換電路和兩線數字串行接口電路，輸出信號是經過全量程標定和補償的數字信號。以I2C總線的通信方式與單片機相連，芯片內部OPT存儲器保存有校準系數。

3.SHT75與MSP430單片機電路設計

為降低系統功耗，本設計采用美國TI公司的超低功耗型號為MSP430F149的16位單片機與SHT75溫濕度傳感器相連接[1]，通過兩個普通IO口模擬I2C總線與傳感器通信。根據需要，在救生艙內可安裝多個傳感器掛在IIC總線上。SHT75與MSP430F149單片機電路連接如圖2所示。

圖2 SHT75與MSP430F149單片機電路連接圖

4.溫濕度數據檢測

4.1 SHT75寄存器操作

單片機通過模擬I2C總線與SHT75進行數據傳輸，通過寫入不同的指令實現對SHT75的寄存器操作。SHT75寄存器指令代碼如表2所示。

4.2 溫濕度數據處理與補償計算

SHT75傳感器數字信號輸出時通過8bit CRC[5]校驗保證數據傳輸的正確性。由于通過SHT75檢測的溫濕度信號曲線為非線性，因此需要對檢測的數據進行補償，補償公式如下：

RHliner=c1+c2?SORH+c3?SORH2 （式1）

式中，RHliner表示檢測的線性濕度值，SORH表示從SHT75中讀取的溫度值，在測量精度為12bit時，c1為-4，c2為0.0405，c3為-2.8?10-6；在測量精度為8bit時，c1為-4，c2為0.648，c3為-7.2?10-4；

由于溫度對濕度測量會產生較大影響，因此在所測溫度點進行補償運算，補償運算公式如式2所示。

RHtrue=（ToC-25）（t1+t2?SORH）+RHliner （式2）

式中，RHtrue為實際測量的相對濕度值，ToC為實際測量的溫度值，在測量精度為12bit時，t1為0.01，t2為0.00008；在測量精度為12bit時，t1為0.01，t2為0.00128；

在進行溫度測量時，由于溫度傳感器具有很好的線性，可直接使用式3進行處理計算。

式中，ToC為校正后溫度讀數，SOT為直接讀取的溫度數據，參數d1功能供電電壓有關，具體如表3所示。

參數d2在測量精度為14bit時，d2為0.01℃或為0.018；在測量精度為12bit時，d2為0.04℃或為0.072。

5.結語

本文基于SHT75溫濕度傳感器及超低功耗的MSP430F149單片機構建井下救生艙的溫濕度檢測系統，整個系統可以較大范圍的監測救生艙內溫濕度，體積小、測量精度高和功耗低等，滿足井下救生艙的特殊要求。

參考文獻

[1]蔣正義，朱善安，韓東芳.基于MSP430和nRF401的無線自動抄表系統[J].集成電路應用，2004，11：74-77.

[2]孫繼平.煤礦安全生產監控與通信技術[J].煤炭學報， 2010，35（11：1925-1929.

[3]王建軍，陳光柱，夏曉東.煤礦井下救生艙體結構設計與分析[J].煤礦機械，2011，32（12）：13-15.

篇8

Zigbee是IEEE 802.15.4協議的代名詞。根據這個協議規定的技術是一種短距離、低功耗的無線通信技術。這一名稱來源于蜜蜂的八字舞，由于蜜蜂(bee)是靠飛翔和“嗡嗡”(zig)地抖動翅膀的“舞蹈”來與同伴傳遞花粉所在方位信息，也就是說蜜蜂依靠這樣的方式構成了群體中的通信網絡。其特點是近距離、低復雜度、自組織、低功耗、低數據速率、低成本。主要適合用于自動控制和遠程控制領域，可以嵌入各種設備[1]。

ZigBee 是一種近距離、低功耗、低速率、低成本的無線傳感器網絡, 已經在許多領域得到了越來越多的應用, 如溫度、濕度、氣體濃度、亮度、壓力等各種各樣小數據量信息的采集, 及傳輸可以采用這種低功耗、低傳輸速率的無線傳感器網絡.在這些應用場合中, ZigBee 網絡與現有的各種無線網絡相比, 有著獨特的優勢, 即低功耗、低速率、低成本[2]。 由于ZigBee 設備工作時間較短, 收發信息功耗較低且采用休眠模式, 使得它非常省電, 電池可使用長達6 個月至2 年左右. ZigBee 工作在250 kbps 的通信速率, 足已滿足低速率通信傳輸的需要, 且2.4 GHz 的工作頻段是免費頻段[3].

設計原理

目首先，從整體來看，我們可以將目標設計分為幾個模塊：電源模塊、主芯片模塊、天線模塊調試接口和外圍擴展模塊[4]。其中，電源模塊、天線模塊、調試接口和主芯片模塊是必須的，可以用通常所說的”最小系統”來描述。外圍擴展模塊是根據用戶的實際需求自行添加。

無線傳感器節點一般由傳感器模塊、數據處理模塊、數據傳輸模塊和電源管理模塊四部分組成。其中，傳感器模塊負責采集監視區域的信息并完成數據轉換，采集的信息可以包含溫度、濕度、光強度、加速度和大氣壓力等；數據處理 模塊負責控制整個節點的處理操作、路由協議、同步定位、功耗管理以及任務管理等；數據傳輸模塊負責與其他節點或Sink節點進行無線通信，交換控制消息和收發采集數據；電源管理模塊選通所用到的傳感器，節點電源采用微型紐扣電池，以減小節點的體積[5]。

我們設計的節點實現機理是以ZigBee傳輸模塊代替傳統的串行通信模塊，將采集到的信息數據以無線方式發送出去。該節點包含ZigBee無線傳輸模塊、微控制器模塊、傳感器模塊及接口電路、直流電源模塊以及外部存儲器等。為了降低傳感器節點的成本，減小傳感器節點的體積，我們采用Chipcon公司推出的高度整合的SoC芯片CC2430實現傳感器節點的數據傳輸和處理功能。圖3是設計的無線傳感器節點的結構框圖。下面將分別介紹無線傳感器節點中的幾個主要功能模塊。

功能研究

CC2430芯片延用了以往CC2420芯片的架構，在單個芯片上整合了ZigBee 射頻前端、內存和微控制器。它使用1個8位8051 MCU，具有128 KB可編程閃存和8 KB的RAM，還包含模擬數字轉換器(ADC)、幾個定時器(Timer)、AES128協同處理器、看門狗定時器、32 kHz晶振的休眠模式定時器、上電復位電路、掉電檢測電路，以及21個可編程I/O引腳。CC2430芯片采用0.18 μm CMOS工藝生產，工作時的電流損耗為27 mA；在接收和發射模式下，電流損耗分別低于27 mA或25 mA。CC2430的休眠模式和轉換到主動模式的超短時間的特性，特別適合那些要求電池壽命非常長的應用[6]。

當 FFD 設備(Full Function Device)在第1 次被激活后, 首先搜索其通信范圍內已存在的網絡, 如果找到相應網絡, 則通過一系列對話后, 該設備就可成為此網絡中的普通設備。

協調器應用層生成的 NIME-NETWORK-FORMATION。

request 原語發送給網絡層請求建立網絡,網絡層再通過MLME-SCAN.request 原語向MAC層請求檢測信道能量及掃描信道, 收到確認后, 為新網絡設置1 個PANId (網絡號), 通過MLME-SET原語將PANId 設置為MAC 層macPANId, 網絡層再通過MLME START.request 原語向MAC 層請求運行網絡, 收到確認后運行網絡, 網絡建立成功[7]。

節點被激活后, 如果找到已存在的網絡, 本節點將根據所獲得的網絡信息選定1 個父節點, 并提出入網申請, 同時等待父節點的請求響應. 當得到允許后, 子節點將得到父節點分配給它的1 個網絡地址(也稱為短地址)作為網絡內的身份標識, 成功建立鏈接. 加入網絡后, 該節點可以接受新節點的入網請求. 通過一級一級的地址分配, 可以構成較大的網絡[8]。

由于 CC2430 內置了溫度傳感器, 在實驗中搭建溫度采集的ZigBee 采用星型網絡. 星型網絡的末端節點負責進行數據的采集和發送, 中心節點將實現數據的接收與顯示. 為使各個節點采集的。數據同時使中心節點接收, 需要將末端節點的目標地址都設置為中心節點的本機地址. 實驗中, 該溫度采集系統通信良好, 在有障礙物環境下的通信距離明顯低于在空曠的環境下, 此時可通過增模塊的射頻功率和增加中繼點的方法來解決.當檢測到的溫度準確度也不太高, 則需要采用更高準確度的傳感器.

結語

基于ZigBee的無線傳感器網絡具有低功耗、低成本、體積小的顯著優點，可在特殊環境下實現監測區域內信號的采集傳輸與處理。伴隨無線自組織網絡技術的成熟和新的能量解決方案的提出，無線傳感器網絡的應用必將從軍事、環境監測、醫療保健、空間探索和災害預測普及到生活中的各個領域。

參考文獻：

[1] Garcia L R, Barreiro P. Performance of ZigBee-based wireless sensor nodes for real-time monitoring of fruit

logistics[J]. Journal of Food Engineering, 2008, 87:405-415.

[2] 李文仲, 段朝玉. ZigBee 無線網絡技術入門與實戰[M].

北京: 北京航空航天大學出版社, 2007.

[3] 齊楠, 韓波, 李平. 基于ZigBee 的智能家庭無線傳感器網絡[J]. 機電工程, 2007, 24(3):20-22.

[4] 成銳, 李靜, 雷鳴, 等. 基于ZigBee 的無線傳感器網絡設計方案[J]. 電子元器件應用, 2007, 9(12):54-58.

篇9

 

本系統的目標是:通過相關軟件、硬件的設計,實現由主機(上位機)通過單片機(下位機)通訊實現對石蠟車間現場石蠟成型機工作狀態的監控。即利用主機的監控軟件與單片機進行通信,以實現對石蠟成型機的監控功能。本系統應具備如下功能:

(1) 界面設計清晰,功能齊全，實時準確的顯示石蠟成型機所有參數及狀態

(2) 上位機與下位機能進行可靠、實時的通信。

(3) 查詢歷史記錄功能

1軟硬件的選取及上下位機間通信協議的定義

基于上述目標與功能,要實現本系統,首先要解決以下幾個問題:

1.1 上位機與單片機之間通信方式的選取

串行通信使用一條數據線，將數據一位一位地依次傳輸，處理的數據電壓只有一個準位,因此不容易漏失數據。串行通信端口(RS-232)是每部計算機上的必要配備,它不僅實用簡單,而且價格便宜。。因此本系統采用RS-232串行通信方式用于上、下位機間的通信。

1.2 監控軟件開發平臺的選取

VisualBasic（VB）是一種可視化的、面向對象和采用事件驅動方式的結構化高級程序設計語言，可用于開發Windows環境下的各類應用程序。它簡單易學、效率高，可以高效、快速地開發Windows環境下功能強大、圖形界面豐富的應用軟件系統。所以，本系統采用VB作為監控軟件平臺。

1.3 單片機型號以及芯片的選取

MSP430系列單片機是美國德州儀器(TI)1996年開始推向市場的一種16位具有精簡指令集的、超低功耗的混合信號處理器(Mixed SignalProcessor)。由于它具有極低的功耗、豐富的片內外設和方便靈活的開發手段，已成為眾多單片機系列中一顆耀眼的新星。本系統采用MSP430單片機。

1.4 上位機與單片機之間的通信協議

Modbus 協議是應用于電子控制器上的一種通用語言。通過此協議，控制器相互之間、控制器經由網絡（例如以太網）和其它設備之間可以通信。它已經成為一通用工業標準。本系統采用Modbus通訊協議進行通訊，采用16位CRC校驗以保證數據傳輸的準確性。

篇10

一、緒論

1.1 云終端概述

云終端是桌面云應用的終端硬件承載側，它運用自身的VDP技術，通過網絡訪問后端服務器主機，將服務器的音頻視頻流通過云終端的顯示端輸出并且利用鼠標鍵盤等設備進行交互，使得用戶看起來獨立擁有一套完整的操作系統硬件和軟件。服務器側具有強大的運算能力，一臺服務器一般可以虛擬出十幾個甚至上百個操作系統。

1.2 IMX6Q芯片簡介

IMX6Q系列芯片是Freescale 半導體公司最新推出的高性能低功耗CPU，該系列芯片包含S/D/Q等幾個不同型號，分別表示單/雙/四核芯片。芯片基于ARM CortexTM-A9架構，兼容DDR 3-1066M、LVDDR 3-1066M、LPDDR2-1066M（單通道或雙通道）等內存設備接口，被廣泛應用于：筆記本、手持設備、多媒體播放等視頻終端設備。

IMX6Q具備1.2GHz主頻，32KB L1，1MB L2（共享于所有CPU核心，雙核/四核），96K超大啟動ROM，內部特有的16K加密RAM，多達128個GPIO口，2D/3D圖形視頻加速處理器引擎，獨立的多媒體處理器引擎IPU，獨立的視頻處理器單元VPU，性能非常強大。

二、云終端的總體設計

2.1 云終端的總體結構

云終端作為桌面云應用的終端承載體，主要的功能就是接收服務器端通過網絡傳過來的音視頻流，本地不需要太強的運算能力。所以，CPU具有視頻流硬件解碼能力是非常重要的。而ARM類型的CPU，其本身的計算能力不強，功耗非常低，且一般都配有GPU單元，能夠輕易的對視頻流進行硬件解碼。

2.2 云終端的硬件技術

對于ARM架構的CPU，只要CPU的頻率在1GHz左右，并且具有GPU能力，就完全可以用來做云終端的主控CPU。論文中使用的硬件是基于IMX6Q進行開發的。IMX6Q開發板里包含了非常豐富的外設，根據云終端的需求，去掉開發板中多余的模塊。

2.3 云終端的軟件技術

由于各種云桌面協議客戶端的特性，Linux云終端至少需要有如下的要求：1、需要支持各種解碼庫，最好能在庫里實現硬件解碼功能。2、需要支持X11。3、需要有很好的視頻播放組件。

三、基于IMX6Q處理器構建云終端

3.1 硬件改進

針對DEMO板和云終端的一般結構，提出如下硬件改進方案：

1、IMX6Q具有兩個USB2.0接口。但是一般的云終端至少需要4個或以上的USB口，所以采用一個USB口外接4口USB HUB芯片來滿足。

2、IMX6Q支持兩路10M/100M/1000M以太網接口，支持MII/RMII/GMII/RGMII接口，于是采用RMII接口及PHY芯片RTL8201F完成。

3、云終端一般配合顯示器使用，所以要有一個VGA接口。所以，采用THS8200芯片將IMX6Q的一路HD視頻信號轉化為VGA信號來實現。其中，VGA信號接入時，采用IMX6Q的I2C來讀取外部顯示器的EDID信息。

4、電源按鍵設計，給單板供電的12V全部通過mos管來控制，mos管的柵極通過按鍵和CPU的IO口相與來控制，這樣，在上電后，按下按鍵后，mos管導通，單板供電，CPU工作后，第一時間通過IO口控制mos的柵極，已達到持續供電的目的。

3.2 軟件改進

IMX6Q的DEMO板已經帶了UBOOT、Linux內核和簡單的文件系統，基于這些已有的代碼，再結合2.4節的需求，需要移植一套X11圖形管理系統。

Ubuntu上軟件非常豐富，而且完全開源，出現問題后能夠充分的利用開源資源解決，非常適合做為云終端的承載OS。目前市面上的Linux云終端，也有很多都是利用的Ubuntu操作系統。

結論：本文首先分析了云K端的硬件架構與軟件架構，然后基于Freescale的IMX6Q處理器和DEMO板，從硬件、軟件兩方面進行改進，最終實現一個具備連接RDP與Citrix服務器功能的云終端。